|
집적시키고 필요한 배선을 함으로써 제품을 개발하는 방법인 SOC(System On a Chip) 개발 방향으로 가닥이 잡혀가고 있다. 이것은 하나의 반도체 칩에 모든 시스템 회로를 집적시키는 것으로 재사용가능 배치설계를 적극 활용하는 방향으로 발전하
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2009.06.19
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
집적 회로를 위한 프로그램 가능한 보상 회로, SK그룹
이상관 외 1명(2009) : 전기전자공학개론, 오성미디어
이상배(1984) : 전자공학 교과과정의 현황, 대한전자공학회
조장희(2003) : 전자공학 5개 분야의 발전 방향, 대한민국학술원
정호원(2004) :
|
- 페이지 9페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
집적회로의 설계에 관한 연구, 한양대학교
이현철(2004), 수동적 전기특성을 이용한 인체의 신호전달방향 계측법 개발, 원광대학교 Ⅰ. 미약생체신호
Ⅱ. 인체신호전달
1. 신경계와 내분비계
2. 신경계
3. 뉴런
4. 시냅스 전달
5. 신경계
|
- 페이지 26페이지
- 가격 9,000원
- 등록일 2013.07.20
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
커지게 될수록 발열량이 많아진다 이 길게 뻗게 되는 선저항을 돌돌 말아 사용하게 되면 선수 n배 만큼 발열량이 커저 히타의 역할을 할 수있게 된다. 실험6. 집적회로 소자 공정 실험 결과보고서
4. 예비보고서
7. 결과보고서
|
- 페이지 4페이지
- 가격 6,300원
- 등록일 2015.08.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 모델
Boundary scan은 IEEE1149.1에 표준화 되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout Synthe
|
- 페이지 20페이지
- 가격 9,660원
- 등록일 2014.05.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|